Defnyddir y panel arddangos a gynhyrchir gan yr arddangosfa grisial hylif LCD yn eang mewn offer milwrol. Mae'r dyluniad hwn yn mabwysiadu'r Spartan-3E FPGA fel y caledwedd. Y 2 & TImes; mae LCD 16 cymeriad yn ymgorffori rheolydd graffeg Sitronix ST7066U i wireddu cymeriad neu gymeriad Tseiniaidd yr arddangosfa LCD. Arddangosfa sgrin lawn, arddangosfa symudol sgrîn lawn, ac arddangosfa un-gymeriad ar y sgrin. Gweithredir pob swyddogaeth yn iaith VHDL i fodloni gofynion arddangos LCD a chyflawni amrywiaeth o effeithiau arddangos.
Oherwydd ei faint bach, pwysau ysgafn, a defnydd pŵer isel, mae gan ystod eang o geisiadau arddangosfeydd crisial hylif LCD. Er enghraifft, fel paneli arddangos ar gyfer aerfreithiau, tanciau a llongau, gellir lleihau'r gofod a ddefnyddir gan yr arddangosiad CRT gwreiddiol, gellir lleihau pwysau'r ddyfais, a gellir gwella'r symudedd.
Mae'r dyluniad hwn yn defnyddio LCD cymeriad gyda rheolwr graff Si.tronix ST7066U mewnosod ar y bwrdd datblygu Spartan-3E, sy'n gweithredu: (1) Arddangosfa gymeriad sengl mewn unrhyw leoliad ac arddangosiad sgrin lawn a sgrin lawn o gymeriadau; (2) Dangos cymeriadau (cymeriadau) arferol a dangosiad symudiad sgrin lawn o gymeriadau unigol. Yn eu plith, mae'r rheolwr graffeg [1] yn gyfrifol am dderbyn gorchmynion rheoli a data a'i hanfon i'r arddangosfa LCD.
1 Sitronix ST7066U Rheolwr Graffeg
Mae gan y rheolwr dri man storio mewnol, DD RAM, CGROM, a CG RAM, y dylid eu cychwynnol cyn anfon data.
(1) DD RAM (arddangos data RAM)
Mae'r cod cymeriad yn cael ei storio. Yn gorfforol, mae gan RAM RAM gyfanswm o 80 o swyddi cymeriad, mae gan bob llinell 40 o gymeriadau, ond dim ond 16 y gellir eu harddangos ac ni ddangosir y 24 sy'n weddill. Cyn darllen neu ysgrifennu, mae angen cychwyn y cownter cyfeiriad. Gall cownter y cyfeiriad gael ei gadw'n gyson neu'n cael ei gynyddu neu ei ostwng yn awtomatig gan 1 ar ôl darllen neu ysgrifennu.
(2) CG ROM (ROM Generator Cymeriad)
Map tip ffont yn cynnwys pob cymeriad a bennwyd ymlaen llaw.
(3) CG RAM (generadur cymeriad RAM)
Yn cynnwys bitmaps cymeriad arferol 8-bit. Mae pob tip cymeriad arferol yn cynnwys 5 pwynt mewn dogfennau bit 8-bit. Mae'r defnydd penodol yr un fath â RAM DD.
1.1 Arwyddion Rhyngwyneb â FPGA
Mae signalau rhyngwyneb LCD a FPGA [2] yn: (1) galluogi signal LCD_E; (2) cofrestrwch ddethol signal LCD_RS; (3) darllen / ysgrifennu signal rheoli LCD_RW; (4) pedwar llinellau data LCD a llinell ddata StrataFlash SF_D Reuse 11: 8.
1.2 Dadansoddiad Amseru
Rhaid sefydlu gwerth data SF_D 11: 8, LCD_RS, LCD_RW a sefydlog o leiaf 40 ns cyn i LCD_E fynd yn uchel, ac mae LCD_E yn parhau'n uchel am o leiaf 230 n. Mewn llawer o geisiadau, mae LCD_RW bob amser yn isel oherwydd nid yw data fel arfer yn cael ei ddarllen o'r arddangosfa.
Fel y dangosir yn Ffigur 1, mae'r data yn cael ei drosglwyddo mewn fformat 8-bit ac wedi'i rannu'n 4 bit uchel a 4 bit isel. Mae'r pedwar bit uchel cyntaf ac yna'r 4 bit isel yn cael egwyl o 1us o leiaf. Mae gan weithrediad ysgrifennu 8-bit gyfyngiad lleiaf o 40 ni cyn y cyfathrebiad nesaf, ac mae angen i'r oedi gynyddu i 1.64 ms ar ôl y gorchymyn clir.
Dylunio LCD LCD seiliedig ar FPGA
Diagram amseru rhyngwyneb LCD cymeriad Ffigur 1
2 dyluniad arddangos data
2.1 Siart Llif
Fel y dangosir yn Ffigwr 2, mae arddangosfa ddata LCD yn cynnwys cychwynnolu pŵer-ar, arddangos ffurfweddu, ysgrifennu data i'r arddangosfa, a dylid gosod y cyfeiriad cychwynnol cyn ysgrifennu data.
Dylunio LCD LCD seiliedig ar FPGA
Ffigur 2 siart llif arddangos LCD
Crisial y bwrdd datblygu yw 50 MHz.
