Pan fydd y sgrin LCD yn dangos annormaledd, fe'i tynnwyd o'r blaen trwy'r ffenomen a chafodd y paramedrau eu haddasu. Mae'r dull hwn yn cymryd llawer o amser ac yn llafurus. Gyda osgoillosgopau storio hir, nid oes rhaid i reolwyr LCD dadgwyddo gael eu llosgi yn yr ymennydd. Yma rydym yn rhannu cais ZDS4054Plus mewn profion LCD trwy enghreifftiau ymarferol.
A, rheolwr LCD, gweithiwr gyrrwr
I arddangos cymeriadau neu ddelweddau ar yr LCD, mae angen allbwn data RGB i'r gyrrwr LCD drwy'r rheolwr LCD. Yna mae'r gyrrwr LCD yn rhoi'r data i'r clustog, ac yna'n ailwampio'r arddangosiad sgrin LCD ar gyfradd o 60 ffram yr eiliad. (Oherwydd nodweddion moleciwlau grisial hylif: pan fyddant wedi'u gosod ar foltedd penodol am amser hir, bydd yn achosi dinistrio'r moleciwlau crisial hylif, er mwyn adnewyddu'r sgrin LCD ar amlder penodol (fel arfer 60Hz), felly mae'r fideo cyfradd ffrâm chwarae Er mai dim ond 23 i 30 ffram yr eiliad, mae'r gyfradd adnewyddu arddangos TFT-LCD yn cyrraedd 60 Hz. Mae amseriad rheolwr LCD yn rheoli cyfradd ffrâm fideo; mae'r amser gyrrwr LCD yn rheoli cyfradd adnewyddu'r monitor.)
Mae'r rheolydd LCD yn rheoli pob picsel trwy gyfuniadau gwahanol o signalau rhes a cholofn. Mae'r cylch signal sgan llinell (HYNC) hwn yn fyr iawn (hyd at 40kHz-100kHz), gan alluogi arddangos delweddau sefydlog ar y sgrin.
Mae amserlen y signal LCD a'r egwyddor gweithio fel a ganlyn:
Rheolwr LCD anodd ei ddadgwyddo? Gellir eich datrys yn hawdd i'ch dysgu chi i ddefnyddio'r osgilosgop
lVSYNC: signal cydamseru ffrâm, sy'n nodi dechrau sganio ffrâm, mae ffrâm hefyd yn ddarlun o'r arddangosiad LCD;
lHSYNC: signal cydamseru llinell, sy'n nodi dechrau sganio 1 llinell;
lVCLK: signal cloc picsel, mae pob pwls wedi'i lenwi â 1 picsel;
lVDEN: Data galluogi signal. Pan fydd yn uchel, mae'r data llenwi yn ddilys.
lVD [23: 0]: porthladd allbwn data LCD pixel.
lLEND: signal diwedd y llinell;
Gan gymryd sgrin LCD 1024x768 picsel fel enghraifft, rhaid i arddangosiad cyflawn signal delwedd sgrin gynnwys cylch VSYNC, 768 o gylchoedd HSYNC gweithredol, ac mae pob lefel uchel VDEN yn cynnwys 1024 o signalau cloc picsel. Gellir gwirio problemau arddangos trwy'r signal cydamseru ffrâm, amledd y signal cydamseru llinell, y cylch dyletswydd, yr oedi, nifer y cylchoedd HSYNC a gynhwysir ym mhob cylch VSYNC, a nifer y cylchoedd VSCLK a gynhwysir yn y cylch VDEN.
Yn ail, defnyddiwch osgilosgop ZDS4054Plus i ddatrys enghreifftiau annormal o arddangos LCD
1, gorlunio lluniau, ailadroddwch
Phenomenon: Disodli, gorbwyso, neu ailadrodd delweddau ar raddfa fawr ar yr arddangosfa LCD;
Achos: Ni fydd y sefyllfa hon yn cael ei achosi gan gydamseriad llinell neu oedi signal cydamseru caeau, a all, yn y bôn, ddileu'r effaith hon. Gallwch wirio a oes amseriad neu fod gwahaniaeth yn amlder y cloc.
Ateb: Y peth cyntaf y dylech ei wneud i gwrdd â'r sefyllfa hon yw cyfrifo'r paramedrau trosglwyddo DMA yn ofalus ac addasu'r signalau llinell a maes yn gywir.
Rheolwr LCD anodd ei ddadgwyddo? Gellir eich datrys yn hawdd i'ch dysgu chi i ddefnyddio'r osgilosgop
Fel y dangosir yn screenshot yr osgilosgop, mae signalau cyfatebol pob sianel yn signalau VCLK, VSYNC, VHSYNC, a VDEN yn eu tro. Mae'r camau dadansoddi fel a ganlyn:
1) Gan fod ffrâm gyflawn o amser signal fel arfer yn cyrraedd 30ms neu fwy, mae angen i'r osgilosgop addasu'r sylfaen amser i 10ms / div, ac fel arfer mae amlder y signal VCLK hyd at 48-96MHz, a rhaid cadw'r gyfradd samplu o leiaf 500Ms / s i ddadansoddi'r amseriad. Ni all osgilosgop arferol ddal y tonffurf ar hyn o bryd.
2) Gall ZDS4054Plus barhau i gynnal cyfradd samplu 1G / s o dan y sylfaen amser o 10ms / div, a gall adfer y tonffurf yn berffaith. Gyda mesurydd safonol caledwedd safonol pob sianel, gall ddadansoddi a yw amlder pob signal yn annormal;
2, dislocation delwedd
Symptomau: Mae'r sgriniau LCD yn symud yn y cyfeiriad llorweddol, neu mae ganddynt ychydig o bicseli o liwiau gwyn, gwyn, neu stribedi du ar y brig neu'r gwaelod.
Rheswm: Yn gyffredinol, mae'r sefyllfa hon yn gysylltiedig â chydamseru ffrâm a signalau cydamseru llinell. Os yw'n annormaledd arferol, mae'n bosibl na chaiff paramedrau cychwynnol eu gosod yn gywir. Os yw'r annormaledd yn digwydd yn ystod y broses waith, mae'r synchroniad ffrâm a'r arwyddion cydamseru llinell yn cael ymyrraeth.
Ateb: Edrychwch ar gydamseru llinell y rheolwr LCD a lled arwyddion cydamseru maes, cyn ac ar ôl oedi, cyfateb polaredd.
Rheolwr LCD anodd ei ddadgwyddo? Gellir eich datrys yn hawdd i'ch dysgu chi i ddefnyddio'r osgilosgop
Fel y dangosir yn screenshot yr osgilosgop, mae signalau cyfatebol pob sianel yn signalau VCLK, VSYNC, VHSYNC, a VDEN yn eu tro. Mae'r camau dadansoddi fel a ganlyn:
1) Trwy fesuriad ac ystadegau sgrin lawn, dadansoddwch lled pwls cadarnhaol a negyddol pob signal. Os oes gan lled pwls VSYNC a VHSYNC werthoedd annormal, gellir ei farnu fel anormaleddedd arddangos a achosir gan y signal ymyrraeth;
2) Os yw'r lled pwls yn normal, gellir cyfrifo nifer y cylchoedd yn ystadegol trwy fesur rhyngweithiol, a gellir dadansoddi'r berthynas gynhwysiant uniongyrchol uniongyrchol rhwng arwyddion pob cylch maint i wirio'r paramedrau amseru;
3) Dadansoddwch yr oedi rhwng pob signal amseru trwy ddull chwyddo a mesur cyrchydd.
