Mae gan LCD lawer o fanteision megis foltedd gweithio isel, defnydd pŵer isel, llawer o wybodaeth arddangos, bywyd hir, integreiddio hawdd, y gellir ei symud yn hawdd, a llygredd ymbelydredd electromagnetig isel. Mae wedi dod i'r amlwg mewn technoleg arddangos ac fe'i defnyddir yn eang mewn ffonau symudol, cynhyrchion PDA, ac offerynnau llaw. Offerynnau a chynhyrchion a dyfeisiau electronig cludadwy eraill.
Mae'r cylched gyriant LCD yn rhan bwysig o'r system arddangos grisial hylif ac mae'n gylched rhyngwyneb rhwng y cyfrifiadur (neu'r MCU) a'r panel grisial hylif. Ei brif swyddogaeth yw modiwleiddio cyfnod a gwerth uchafbwynt y signal posibl sy'n allbwn i electrodau dyfais arddangos grisial hylif. Amlder a pharamedrau eraill i sefydlu maes trydan gyrru AC. Oherwydd y gwahaniaeth mawr yn manylebau LCD, y dull confensiynol yw datblygu cylched gyrru ymroddedig ar gyfer pob math o LCD. Mae dyluniad o'r fath yn gwastraffu amser ac mae ganddo ailddefnyddio gwael. Am y rheswm hwn, mae angen dylunio craidd IP y gellir ei ddefnyddio ar gyfer y rhan fwyaf o gylchedau gyriant LCD ar raddfa fach, ac mae angen datrys y broblem hon trwy amlblecsio'r craidd IP. Ar hyn o bryd, dim ond Yu-Jung Huang ac eraill o Brifysgol I-Shou sydd wedi dylunio cores IP a all yrru LCDs o wahanol feintiau i gyflawni'r swyddogaeth hon trwy ymgorffori microsbroseswyr mewnosod yn y system. Fodd bynnag, mae'r microprocessiwr gwreiddio hwn yn gwneud y system yn fwy cymhleth ac yn fwy costus. Gweithredir craidd IP y gylchdro gyrru a gynlluniwyd i yrru'r LCDs o wahanol feintiau gan ddefnyddio FPGA, a all oresgyn effeithiolrwydd anfanteision cymhlethdod y system gylched a chost uchel.
Strwythur system graidd IP
Ffigwr 1 Strwythur system graidd IP
Diagram trefniant rhaeadru craidd IP
Ffigwr 2 Trefniant rhaeadru craidd IP
Canlyniadau efelychu swyddogaeth rheoli llinell
Ffigur 3 Canlyniadau Efelychu Swyddogaeth Rheoli Row
Canlyniadau efelychu swyddogaeth rheoli colofn
Canlyniadau efelychu swyddogaeth rheoli colofn Ffigur 4
Manyleb ddylunio
Er mwyn bodloni anghenion gwirioneddol y rhan fwyaf o geisiadau arddangos LCD llai, mae'r sgip craidd IP cylched gyrrwr LCD a gynlluniwyd yn y papur hwn yn cynnwys allbwn 64 COM (rhes) a 64 SEG (colofn), ac mae ganddo 8-bit cyflym iawn rhyngwyneb MCU cyfochrog. Ac mae'r rhyngwyneb serial, mae'r sglodyn yn cynnwys yr RAM sy'n storio'r data arddangos, ac wedi cynllunio 10 gorffeniad rheoli, yn gallu rheoli'n gyfleus ac yn hyblyg. Yn bennaf mae ganddo'r prif swyddogaethau canlynol:
1. Darparu signal amseru sgan a data signal arddangos ar gyfer yr arddangosfa grisial hylif;
2, cefnogi'r cysylltiad uniongyrchol â'r MCU ar ffurf bws;
3, yn gallu gyrru gwahanol raddfeydd o LCD (n & TImes; m), gall fod yn werth parhaus (n = 0 ~ 63), ond dim ond lluosog o 8 (m = 8k, k sy'n cymryd rhif naturiol);
4. Yn cefnogi'r rhaeadru rhwng pyllau IP i yrru LCDs mwy, gan gefnogi hyd at 4 rhaeadru rhyng-banc craidd IP a rhaeadru rhwng colofn;
5, yn gallu darparu ystod ehangach o foltedd allbwn gyrru i addasu i wahanol ddyfeisiau LCD;
6, i ddarparu llun-mewn-llun, arddangosiad sgrin wedi'i rannu a swyddogaethau eraill.
Dylunio craidd IP
Yn y papur hwn, yn ôl y dull dylunio "lawr-i lawr", rhannwch y sglodion yn swyddogaethau hierarchaidd yn gyntaf, gan gyfeirio at y profiad dylunio sglodion gyrrwr LCD presennol, a chyfuno'r dull dylunio "gwaelod i fyny" i ddylunio rhai modiwlau. Yn olaf, Yn ôl y fframwaith dylunio system, mae pob modiwl yn cael ei gydlynu a chyflawnir gwiriad swyddogaethol y sglodion er mwyn bodloni gofynion y fanyleb ddylunio.
strwythur system
Dangosir strwythur y system graidd IP a ddyluniwyd yn y papur hwn yn Ffigur 1. Mae'r craidd IP yn cynnwys y modiwlau canlynol yn bennaf: sgan llinell a modiwl gyrrwr signal colofn, newidydd lefel, cownter rhif presettable, modiwl latch data, rhesymeg rheoli modiwl, arddangos data RAM a modiwl datgelu cyfeiriad, modiwl MCU Rhyngwyneb. Gellir hefyd rannu rhai o'r modiwlau mawr hyn yn nifer o is-fodiwlau.
Dyluniad pob modiwl
Modiwl rhyngwyneb MCU
Mae modiwl rhyngwyneb MCU yn rhyngwyneb ar gyfer cyfathrebu rhwng craidd IP a rheolwr allanol (MCU) ac mae'n sianel ar gyfer trosglwyddo data. Mae'r MCU yn ysgrifennu gorchmynion, yn darllen statws, neu'n dangos data ar y sglodion gyrrwr LCD trwy'r rhyngwyneb hwn. Ar yr un pryd, mae'r rhyngwyneb hefyd yn derbyn rheolaeth y decoder gorchymyn, fel ei bod yn darllen ac yn ysgrifennu ac mewn gweithrediadau mewnol yn gyfun. Mae'r sglodion yn cael ei weithredu gan resymeg cyfuniad mewnol mwy cymhleth a chylchedau rhesymeg dilyniannol, a all fod yn gydnaws â dwy arwydd rheoli prif ffrwd MCU a chefnogi dulliau gweithredu data cyfresol / cyfochrog dau.
Mae'r modiwl yn cynnwys nifer o is-fodiwlau a ddefnyddir yn gyffredin yn modiwl rhyngwyneb MCU y cylched gyrru LCD cyffredin presennol, fel is-fodiwl bws data (8-bit), is-fodiwl darganfod y wladwriaeth brysur, is-is-adran rheoli darllen / ysgrifennu -modiwl, ac is-modiwl rhyddhau MCU. Ychwanegwyd is-ddull rheoli rhaeadru rhes a rhaeadr newydd. Defnyddir y bws data yn bennaf ar gyfer cyfnewid data mewnol ac allanol; defnyddir yr is-fodiwl darganfod statws prysur i bennu statws y MCU, sy'n cynhyrchu system brysur i gydlynu gweithrediadau darllen ac ysgrifennu signal ac yn derbyn arwyddion adseoli mewnol / allanol; defnyddir y submodiwl rheoli darllen ac ysgrifennu i gynhyrchu cywir Y dilyniant rheoli darllen-ysgrifennu; Mae swyddogaeth is-fodiwlau rhyddhau MCU trwy gyfuniad rhesymeg, yn y sglodyn i berfformio'r broses "darllen-addasu-ysgrifennu", rhyddhau'r MCU fel y gall y MCU gyflawni gweithrediadau eraill ar yr un pryd; a'r rheolydd rhaeadru newydd Prif swyddogaeth y modiwl yw cyflawni concatenation rhes a chonweddiad colofn rhwng pyllau IP. Gellir cefnogi hyd at 16 o gonfensiynau IP (4 rhesi a 4 ran pob un). CS0 ~ CS1 yw porthladdoedd rheoli rhaeadru, ac mae CS2 ~ CS3 yn lefelau colofn. Rheolaeth ar y cyd. Er enghraifft, cymerwch fod LCD (128 & TImes; 256), y gellir eu gyrru gan 8 o wreiddiau IP. Pan wneir y gosodiadau, mae'r CS yn 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, a all fod yn 2 & TImes; Gyrrwch y gronfa graidd IP. Dangosir diagram schematig o'i drefniant yn Ffigur 2.
Dangoswch y modiwl datgodio RAM a chyfeiriad data
Defnyddir y modiwl hwn yn bennaf i storio'r data i'w harddangos, ac mae'n gweithredu fel clustog rhwng y rhyngwyneb MCU a'r cylched gyrrwr signal i sicrhau allbwn sefydlog y data arddangos.
Mae'r modiwl yn cynnwys dau is-fodiwlau: llu RAM a decoder cyfeiriad ar gyfer storio data arddangos. Yn gyntaf, darperir cyfeiriad y golofn gan gylchdaith y cyfeiriad colofn, mae colofn o gelloedd cof RAM 8-bit yn cael ei ddewis gan y decodydd cyfeiriad colofn, ac mae'r MCU yn darllen / ysgrifennu trwy'r rhyngwyneb; yna, mae'r decoder cyfeiriad rhes yn sganio'r RAM mewn unedau o resi. Ar y cyd â'r cylched cuddio data arddangos, gall y rhes gyfan o ddata gael ei allbwn a'i allbwn i'r arddangosfa grisial hylif i'w arddangos gan gylched yrru electrod.
Modiwl data latch
Mae'r modiwl yn cynnwys dau is-fodiwlau: yr is-fodwl cylchdro rheoli rhif y golofn a'r is-fodwl cylchdroi gyriant. Mae'r submodiwl cylchdro rheoli rhif y golofn yn cynnwys karnau data 8-bit cyfochrog. Y prif swyddogaeth yw clymu'r data ar y bws data a'i allbwn o'r RAM i'r RAM o dan y signal rheoli a signal cloc y modiwl rhesymeg rheoli. Mae'r arwyddion data arddangos ar y bws data bit yn cael eu gosod yn y drefn honno yn y latches data cyfatebol 8-bit. Mae'r data 64-bit yn gofyn 8 gwaith ac 8 bit bob tro. Mae'r is-modiwl cylchdro'r gyrrwr yn gylchdro gyriant 64-bit a ffurfiwyd gan latches 64-bit sy'n gysylltiedig yn gyfochrog. Ei rôl yw rhoi'r data 8 8-bit uchaf o dan y signal rheoli a signal cloc y modiwl rhesymeg rheoli. Mae'r data m-bit a drosglwyddir yn y cylchdro yn cael ei chlywed bob un ar unwaith, ac yna ei fewnbynnu i'r modiwl gyrrwr electrode signal column.
Modiwl rhesymeg rheoli
Prif rôl y modiwl hwn yw rheoli trosglwyddiad data signal a dewis nifer y llinellau signal colofn. Gall yr is-modiwl cylchdro rheoli rhif y golofn, yr is-fodwl cylchdroi gyrru, a'r generadur cloc gael ei reoli gan fewnbwn rheoli rhif y golofn M i gyflawni'r swyddogaethau sy'n berthnasol i wahanol feintiau LCDs. Yn ôl yr anghenion, trwy fewnbynnu gwerthoedd gwahanol i fewnbwn rheoli rhif y golofn M, mae'n rheoli faint o ddarnau rheoli rhif ychydig sydd yn y wladwriaeth sy'n gweithio, ac mae'r unedau clymu eraill wedi'u gosod i'r wladwriaeth segur. Mae'r data yn yr RAM data arddangos yn cael ei chlywed yn y cylchdro rheoli rhifau colofn cyfatebol drwy'r bws data 8-bit yn ystod y cylch dyletswydd, ac wedyn wedi'i chlygu i mewn i'r cylchdroi gyriant ar gyfer yr yrru electrodynol ar amser dan reolaeth signal cloc. Sylw mewnbwn y modiwl. Yn y modd hwn, gall y craidd IP weithredu'r swyddogaeth o reoli nifer y colofnau a ddewisir. Pan fo M yn "000", mae'r 8 bit isaf (cylchdro cyntaf) y cylchdrefn rheoli rhifau golofn yn gweithredu, ac mae'r llall i gyd yn segur, ac mae'r electrodau colofn cyfatebol yn SEG0 ~ SEG7; pan fo M yn "001" Mae'r 16 bit isaf (llinellau cyntaf ac ail) y cylchdro rheoli colofn yn gweithredu. Mae'r holl golofnau eraill yn rhad ac am ddim. Mae'r electrodau colofn cyfatebol yn SEG0 ~ SEG15; ac yn y blaen, hyd nes bod y golofn yn rheoli cylched 64. Mae Bit yn cofnodi'r holl waith, mae'r electrod colofn cyfatebol yn SEG0 ~ SEG63.
Modiwl gyrru electrodeg
Mae'r modiwl yn bennaf yn cynnwys pedwar is-fodiwlau: is-fodiwl gyrru electrodyn sgan rhes, is-fodiwl gyrru electrodyn signal colofn, newidydd lefel, a chownter rhif rhagosodedig.
Swyddogaeth y newidydd yw trosi foltedd y signal rhesymeg i foltedd gyrru LCD gwirioneddol gan arwydd rheoli cymhwysol ac allbwn i'r modiwl gyrru yn ôl anghenion y cais gwirioneddol; rôl yr is-modiwl sy'n gyrru'r electrode sganio rhes yw darparu'r electrodau rhes gyda chyfnod penodol o'r bwls signal sganio; swyddogaeth yr is-modiwl sy'n gyrru trydan signal signalau yw defnyddio'r data o'r cylchdro i'r electrod colofn cyfatebol, a signal sganio'r electrod rhes i sefydlu'r maes trydan gyrru AC, gan yrru felly arddangosfa'r ddyfais LCD. Gall nifer y cownteri cylch y gellir eu rhagnodi fod yn rheoli nifer yr electrodau sganio rhes trwy derfynell rheoli rhif N (S0 ~ S5) i addasu i sgriniau LCD o wahanol feintiau, a rhoi mewnbwn gwahanol werthoedd i'r derfyn rheoli rhif N yn ôl i anghenion gwirioneddol. Rheoli nifer y rhesi ar gyfer swydd benodol ac mae'r holl electrodau eraill yn segur. O dan reolaeth signal cloc y gyriant llinell, caiff sganio ei berfformio yn unol â llinell, a bydd y cylch yn cael ei ailadrodd nes bod gwerth newydd yn cael ei fewnbynnu i'r terfyn llinell rheoli rhif N, ac mae llinell linell newydd o electrodau llinell yn cael ei sganio mewn llinell linell- wrth-lein. Er enghraifft, pan fydd y signal cymhwysol N yn "011011", mae nifer yr electrodau sganio yn 27. Mae'r is-modiwl gyrru sgan rhes yn creu signal sgan flaengar ar yr electrodau rhes COM0 COMCOM26, ac mae'r electrodau rhes eraill COM27 COMCOM63 wedi'u gosod i gyd i lefel isel. Os yw'r signal newydd a gymhwysir N yn "100011", mae'r is-modiwl sy'n gyrru trydan sgan yn creu signal sgan blaengar sy'n cylchredeg ar yr electrodau rhes COM0 COMCOM34.
Gweithredu'r system graidd IP
Yn gyntaf, yn ôl diffiniad a rhaniad uchod swyddogaeth y system gyfan a dyluniad pob modiwl, mae pob modiwl swyddogaeth wedi'i modelu ar wahân gan iaith VHDL; Yn ail, ar ddyfais FPGA cwmni Xilinx, defnyddir yr offeryn EDA ISE ar gyfer efelychu a synthesis. Diddymu a gwneud y gorau o'r dyluniad; yna, defnyddiwch VHDL i ddiffinio'r modiwl lefel uchaf i gysylltu pob modiwl a pherfformio dadfennu a dilysu'r system gyfatebol; yn olaf, cael cylched gyrrwr LCD gyda 64 COM (rhesi) a 64 Allwedd SEGs (colofnau), rhyngwyneb MCU cyflym 8-bit cyflym a rhyngwyneb serial, y sglodyn yn cynnwys RAM ar gyfer data arddangos, a gellir ei rhaeadru i reoli'r CS i ehangu'r rhaeadr i gwrdd â'r LCD mwy, trwy reolaeth rhif rhif y golofn a nifer y terfynell rheoli rhesi N i addasu i wahanol feintiau LCD.
Efelychu a gwirio
Mae'r erthygl hon yn defnyddio meddalwedd efelychu Xilinx ISE fel offeryn efelychiad i wirio'r craidd IP a gynlluniwyd mewn dau gam.
Yn gyntaf, mae'r papur hwn yn gyntaf yn gwirio swyddogaeth rhagarweiniol pob modiwl o'r craidd IP (gan gynnwys is-fodiwlau mewnol). Yna, gan gyfeirio at broses waith y sglodyn, mae'r holl sglodion yn cael ei efelychu yn ei gyfanrwydd. Mae Ffigurau 3 a 4 yn dangos canlyniadau efelychiad gan ddefnyddio ISE i efelychu'r swyddogaethau rhedeg a rheoli colofnau craidd yr IP cyfan. Yn y ffigwr, CLK a CLK1 yw'r clociau rheoli trawsyrru data a phwysiau sgan electrod rhes y modiwl rhyngwyneb MCU, yn y drefn honno; M a N yw'r terfynellau rheoli dethol ar gyfer y colofnau a'r electrodau rhes, yn y drefn honno; mae'r ddau ddarn isel a dau uchel o CS yn cael eu rhaeadru yn y drefn honno. Mae rheoli rhaeadru yn gorffen gyda cholofnau.
Mae'r canlyniadau efelychu yn Ffigwr 3 a Ffigwr 4 yn dangos:
1. Pan fydd RESET yn uchel, mae craidd IP yn y cyflwr gwreiddiol neu yn y wladwriaeth glir; pan fydd WRITE yn uchel, mae craidd IP wrthi'n gweithio ac yn gallu derbyn data arddangos.
2. Ar y CLK ymyl y cloc, mae'r MCU yn ysgrifennu data arddangos 8-bit i RAM craidd yr IP yn gyfochrog drwy'r rhyngwyneb; ar ymyl cynyddol y cloc CLK1, bydd yr electrodau gyrru sgan llorweddol yn allbwn yn dilyn y sganiau sgan, a bydd yr electrodau signal colofn yn rhoi'r data yn yr RAM. Allbwn gan SEG.
3. Gall nifer y rhesi o derfynellau rheoli newid nifer y rhesi o electrodau a sganiwyd. Pan fydd terfynfa rheoli dethol rhif y rhes yn "3E", mae signal sgan yn allbwn ar COM0 ~ COM61. Fel y dangosir yn FIG. 3, yn y signal cloc rhes gyntaf, mae'r signal sganio yn allbwn ar yr electrode COM61, ac mae'r electrod rhes yn cael ei sganio'n olynol yn ôl rhes dan reolaeth y cloc gyrru rhes; pan nodir y seithfed signal cloc rhes, N yn "22", mae'r signal sganio yn allbwn ar yr electrod rhes COM33, ac wedi ei ostwng yn raddol. Perfformir sganio cynyddol COM0 ~ COM33.
4. Gall terfynell rheoli rhif y golofn newid nifer yr electrodau yn y signal colofn. Pan fydd terfynfa rheoli dethol rhif y golofn M yn "110", mae'r electrod SEG yn allbwn 48-bit; pan fo M yn "010", mae allbwn yr SEG yn dod yn 16 bit; pan fydd M yn "101", mae allbwn yr SEG yn dod yn 40 bit. ; Pan fo M yn "100", mae allbwn yr SEG yn dod yn 32 bit.
Yn y papur hwn, mae swyddogaethau rheoli rhifau colofn, rheolaeth rhif rhes, a rhaeadru rhyng-graidd y craidd IP wedi'u gwirio'n swyddogol a'u gwirio. Mae'r gofod cyfyngedig yma yn disgrifio nifer y golofn a'r swyddogaethau rheoli rhif rhes yn unig.
Casgliad
Mae'r papur hwn yn trafod dyluniad craidd IP sglodion gyrrwr arddangos LCD. Yn ôl y syniad dylunio i lawr, mae'r sglodion wedi'i rannu'n haenau a dilysir swyddogaeth gyffredinol y sglodion. Yn wiriad swyddogaethol y sglodion, mae'r papur hwn yn mabwysiadu iaith disgrifio caledwedd VHDL i wirio swyddogaeth rhesymeg a pherthynas amseru'r cylched. Mae'r gyrrwr arddangos LCD yn mabwysiadu dyluniad paramedrig ac mae ganddi gludiant da, a gellir ei ddefnyddio'n gyfleus i wahanol raglenni arddangos panel panel fflat o offerynnau cludadwy a PDA a chynhyrchion cysylltiedig eraill.
